职责描述：
1、参与基于工艺节点(110nm、55nm、28nm、14nm)的数模混合电路、MCU、DSP等先进芯片的研发、流片；
1、数字后端pr
2、DC综合，进行时序约束
3、物理版图验证，包括DRC LVS ANT
4、分析和优化IR drop，以及对整个chip的全局把控，面积优化
5、应用Prime Time进行静态时序分析，修复setup、hold 时序违例
6、进行Formality对比检查
任职要求：
1. 大学本科以上，电子、通信、计算机、自控/自动化类或相关专业。
2. 两年以上数字/SoC集成电路版图设计工作经验, 熟练掌握集成电路版图P&R技巧，对数字集成电路后端理解深刻，能够独立完成集成电路版图设计。优秀应届毕业生亦可考虑。
3. 熟悉和熟练掌握Linux/Unix等操作系统。
4. 能熟练使用 Cadence/Synopsys 等EDA芯片版图设计工具。
5. 熟悉模拟芯片和数字芯片的设计流程，对工艺制程有一定了解。
6. 熟悉CTG，Timing Check/Timing Close等流程，了解Constraint File。
7. 熟悉 Guard Ring， Interdigitation Matching 等布图方法。
8. 了解ECO流程，能独立完成 DRC， LVS；知道如何辨别DRC error。
9. 具有很好的沟通能力及优良的团队精神。
10. 思路清晰，逻辑能力强；